lunes, 1 de octubre de 2012

Contador con 74ls90, 74ls92 y 74ls93


La 74LS90, 74LS92 y74LS93, son contadores de onda cuadrada de 4-bit en la entrada de modulo 10, modulo 12 y modulo 16, respectivamente. Cada dispositivo consta de cuatro flip-flop  maestro/esclavo que son conectados internamente para proporcionar una sección de división por dos y un división por cinco (LS90), división por seis (LS92), o de división por ocho (LS93). Cada sección tiene una entrada de reloj separada que inicia los cambios de estado del contador del alto a bajo de la de transición reloj. Los cambios de estado de las salidas Q no se producen al mismo tiempo debido a los retrasos internos de la onda. Por lo tanto, las señales decodificadas de la salida están sujetos a los picos de decodificación y no debe ser utilizado para relojes o estroboscópicos. La salida Q0 de cada dispositivo está diseñada y especificada para conducir la corriente nominal fan-out más la entrada CP1 del dispositivo.   Una compuerta AND  asincrónica  Reset master(MR1 • MR2) anula el reloj y  resetea (borra) todos los flip-flops. Una compuerta AND  asincrónica Set Master (MS1 • MS2) que se proporciona en el que LS90 anula los relojes y las entradas MR  ponen las salidas a nueve (HLLH). Desde la salida de la sección de división por dos no es internamente conectada a las etapas subsiguientes, los dispositivos puede hacerse funcionar en varios modos de conteo.
74LS90
A. contador BCD- La entrada CP1 debe ser externamente conectado a la salida Q0. La entrada CP0 recibe el recuento entrante y una secuencia de cuenta BCD se produce.



74LS92
A. Modulo 12: La entrada CP1 debe conectar externamente a la salida Q0. La entrada CP0 recibe el recuento entrante y Q3 produce un simétrico dividir-por-doce salida de onda cuadrada.
74LS93
El Q0 salida debe ser externamente conectado a la entrada CP1. Los impulsos de conteo  de entrada se aplican a la entrada CP0. Divisiones simultáneas de 2, 4, 8, y 16 están realizadas en el Q0, Q1, Q2, Q3 y salidas como se muestra en la tabla de verdad.

sábado, 28 de abril de 2012

555 astable

 Una aplicación del temporizador 555 es la de un multivibrador astable o circuito reloj como se muestra en la figura. Para este funcionamiento conectamos la entrada umbral a la entrada de disparo. La frecuencia de salida está determinada por R1, R2 Y C1, mientras C2 solo sirve para en desacoplo y no interviene en el funcionamiento.

Inicialmente, cuando se conecta el condensador C1 esta descargado y por lo tanto la tensión de disparo (pin 2) es de 0v . Esto da lugar a que la salida del comparador B este en nivel alto y la salida del comparador A este en nivel bajo en consecuencia la salida de Q esta a nivel bajo manteniendo el transistor bloqueado.
Luego el condensador C1 empieza a cargarse por medio de R1y R2, en el momento que alcance el valor de 1/3 Vcc la salida del comparador B cambia a un nivel bajo y cuando el voltaje de dicho condensador alcanza el valor de 2/3Vcc la salida del comparador A cambia a nivel alto, haciendo que la salida del lacht cambie a un nivel alto, poniedo el transistor en saturación en consecuencia se inicia la descarga del condensador C1 a través de R2 y el transistor.
Una vez iniciada la descarga del condensador, desendientdo por debajo de 2/3Vcc la salida del comparador A cambiara a un nivel bajo y al llegar a 1/3Vcc la salida del comparador B  cambiara a un nivel alto, en consecuencia la salida de Q estará en un  nivel bajo manteniendo el transistor bloqueado, repitiéndose el ciclo nuevamente.

555 monoestable


Para lograr que el temporizador 555 funcione como monoestable no redisparable, utilizaremos una resistencia y un condensador externo según muestra la figura, el ancho del pulso de salida se determina mediante la constante del tiempo, la cual se calcula en función de R1 y C1 que se indica en la siguiente formula 
tw=1.1R1xC1

La entrada  de tensión de control no se usa y para evitar ruido que pudiera afectar el  nivel umbral de disparo se desacopla con un condensador C2.

El tiempo inicial antes del disparo la salida esta a nivel bajo y el transitor Q1 conduce teniéndose a C1 descargado. Al aplicar un impulso de disparo negativo en el instante t0 la salida pasa a nivel alto y el transistor de descarga se bloquea permitiendo al condensador C1 comenzar a cargarse a través de R1. Cuando C1 se ha cargado hasta 1/3 de Vcc la salida pasa de nuevo a nivel bajo en T1 y Q1 entra en conducción inmediatamente descargándose C1. La velocidad de carga de C1 determina cuánto tiempo va estar de salida en alta.

555

El temporizador 555 es un dispositivo muy utilizado, este puede ser configurado de dos maneras distintas como multivibrador monoestable o como multivibrador a estable (oscilador). En la siguiente imagen mostraremos los componentes internos del temporizador 555 el cual consta de comparadores los cuales tiene una salida en alto cuando la tensión de entrada en el punto positivo es mayor en el punto negativo, en caso contrario la salida estará en un nivel bajo. También tiene un divisor de tensión formado por tres resistencias de 5 K esta proporciona un nivel de disparo de un tercio de voltaje de fuente y un nivel umbral de dos tercios de voltaje de entrada.
Diagrama funcional interno de un temporizador 555

Descripción del temporizador 555

GND ( 1): polo negativo de la alimentación, generalmente se conecta tierra.

  • Disparo ( 2): Aquí se establece el inicio del tiempo de retardo, si el 555 es configurado como monostable. Este proceso de disparo ocurre cuando este pin esta puesto a un voltaje por debajo del nivel de 1/3 del voltaje de alimentación. Este pulso debe ser de corta duración, pues si se mantiene bajo por mucho tiempo la salida se quedará en alto hasta que la entrada de disparo pase a alto otra vez.
  • Salida ( 3 ): En este pin veremos el resultado de la operación del temporizador, ya sea que esté conectado como monostable, astable u otro. Cuando la salida es alta, el voltaje será el voltaje de alimentación (Vcc) menos 1.7 Voltios. Esta salida se puede obligar a estar en casi 0 voltios con la ayuda de la patilla de reset (normalmente la 4).
  • Reset ( 4 ): Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de salida a nivel bajo. Si por algún motivo esta patilla no se utiliza hay que conectarla a Vcc para evitar que el 555 se "resetee".
  • Control de voltaje ( 5 ): Cuando el temporizador se utiliza en el modo de controlador de voltaje, el voltaje en esta patilla puede variar casi desde Vcc (en la práctica como Vcc -1 voltio) hasta casi 0 V (aprox. 2 Voltios). Así es posible modificar los tiempos en que la salida está en alto o en bajo independiente del diseño (establecido por los resistores y condensadores conectados externamente al 555). El voltaje aplicado a la patilla de control de voltaje puede variar entre un 45 y un 90 % de Vcc en la configuración monostable. Cuando se utiliza la configuración astable, el voltaje puede variar desde 1.7 voltios hasta Vcc. Modificando el voltaje en esta patilla en la configuración astable causará la frecuencia original del astable sea modulada en frecuencia (FM). Si esta patilla no se utiliza, se recomienda ponerle un condensador de 0.01μF para evitar las interferencias.
  • Umbral ( 6 ): Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida a nivel bajo.
  • Descarga ( 7 ): Utilizado para descargar con efectividad el condensador externo utilizado por el temporizador para su funcionamiento.
  • Vcc, alimentación ( 8 ): Es el pin donde se conecta el voltaje de alimentación que puede variar de 4.5 voltios hasta 18 voltios (máximo). 


El temporizador 555 es un circuito integrado extremadamente versátil que puede utilizarse para construir un montón de circuitos diferentes. Usted puede utilizar el 555 efectivamente sin entender la función de cada pin en detalle.
Con frecuencia, el 555 se utiliza en astable el modo de generar una serie continua de pulsos, pero también se puede usar el 555 para hacer un one-shot o monoestable circuito. El 555 puede fuente o sumidero 200mA de corriente de salida, y es capaz de conducir amplia gama de dispositivos de salida.


viernes, 27 de abril de 2012

Divisores de frecuencia con flip flop


Una aplicación de los flip flop es la división de la frecuencia de la señal entrante .Al poner el flip flop JK en estado de basculación (J=K=1) y aplicamos un tren de impulsos a la entrada del reloj la salida de Q es también un ten de impulsos con el doble de periodo  y la mitad de frecuencia de la señal de entrada del clock. Entonces podemos usar para dividir la frecuencia en dos o en múltiplos de dos haciendo más conexiones entre flip flop JK en estado de basculación.

Por ejemplo si nos pidieran implementar un divisor de frecuencia con flip flops JK activado por flanco negativo  capaz de dividir la frecuencia de entrada en ocho. Entonces haríamos las siguientes conexiones con cuatro flip flops JK activado por flanco negativo tal como se muestra en el gráfico siguiente:
Como se observa en el grafico si tomamos a Q0 como LSB y a Q3 como MSB  y formaremos lo siguiente:


Hexadecimal   Q3      Q2      Q1      Q0
          0                0          0          0         0
          1                0          0          0         1
          2                0          0          1         0
          3                0          0          1         1
          4                0          1          0         0
          5                0          1          0         1
          6                0          1          1         0
          7                0          1          1         1
          8                1          0          0         0
          9                1          0          0         1
         10               1          0          1         0
         11               1          0          1         1
         12               1          1          0         0
         13               1          1          0         1
         14               1          1          1         0
         15               1          1          1         1   

                         
Notamos que hemos generado un contador binario capas de contar hasta 1111 ó 16 en decimal y ademas que sigue un ciclo repetitivo.

Flip flop maestro esclavo


Los flip flops maestro-esclavo son construidos a partir con dos flip flops, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo a través de la compuerta not puesta a la entrada del clock del segundo flip flop. Los datos  de entrada se transmiten a la salida del  flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. 

Flip flop D

FLIP
TABLA
ECUACION

Q(t+1)=D

Flip flop T

flip flop

tabla
ecuacion



Flip flop J K

flip flop
TABLA

ecuacion