Contador con 74ls90, 74ls92 y 74ls93

La 74LS90, 74LS92 y74LS93, son contadores de onda cuadrada de 4-bit en la entrada de modulo 10, modulo 12 y modulo 16, respectivamente. Cada dispositivo consta de cuatro flip-flop  maestro/esclavo que son conectados internamente para proporcionar una sección de división por dos y un división por cinco (LS90), división por seis (LS92), o de división por ocho (LS93). Cada sección tiene una entrada de reloj separada que inicia los cambios de estado del contador del alto a bajo de la de transición reloj. Los cambios de estado de las salidas Q no se producen al mismo tiempo debido a los retrasos internos de la onda. Por lo tanto, las señales decodificadas de la salida están sujetos a los picos de decodificación y no debe ser utilizado para relojes o estroboscópicos. La salida Q0 de cada dispositivo está diseñada y especificada para conducir la corriente nominal fan-out más la entrada CP₁ del dispositivo.   Una compuerta AND  asincrónica  Reset master(MR1 • MR2) anula el reloj y  resetea (borra) todos los flip-flops. Una compuerta AND  asincrónica Set Master (MS1 • MS2) que se proporciona en el que LS90 anula los relojes y las entradas MR  ponen las salidas a nueve (HLLH). Desde la salida de la sección de división por dos no es internamente conectada a las etapas subsiguientes, los dispositivos puede hacerse funcionar en varios modos de conteo.

74LS90

A. contador BCD- La entrada CP1 debe ser externamente conectado a la salida Q0. La entrada CP0 recibe el recuento entrante y una secuencia de cuenta BCD se produce.

74LS92

A. Modulo 12: La entrada CP1 debe conectar externamente a la salida Q0. La entrada CP0 recibe el recuento entrante y Q3 produce un simétrico dividir-por-doce salida de onda cuadrada.

74LS93

El Q0 salida debe ser externamente conectado a la entrada CP1. Los impulsos de conteo  de entrada se aplican a la entrada CP0. Divisiones simultáneas de 2, 4, 8, y 16 están realizadas en el Q0, Q1, Q2, Q3 y salidas como se muestra en la tabla de verdad.

555 astable

 Una aplicación del temporizador 555 es la de un multivibrador astable o circuito reloj como se muestra en la figura. Para este funcionamiento conectamos la entrada umbral a la entrada de disparo. La frecuencia de salida está determinada por R1, R2 Y C1, mientras C2 solo sirve para en desacoplo y no interviene en el funcionamiento.

Inicialmente, cuando se conecta el condensador C1 esta descargado y por lo tanto la tensión de disparo (pin 2) es de 0v . Esto da lugar a que la salida del comparador B este en nivel alto y la salida del comparador A este en nivel bajo en consecuencia la salida de Q esta a nivel bajo manteniendo el transistor bloqueado.

Luego el condensador C1 empieza a cargarse por medio de R1y R2, en el momento que alcance el valor de 1/3 Vcc la salida del comparador B cambia a un nivel bajo y cuando el voltaje de dicho condensador alcanza el valor de 2/3Vcc la salida del comparador A cambia a nivel alto, haciendo que la salida del lacht cambie a un nivel alto, poniedo el transistor en saturación en consecuencia se inicia la descarga del condensador C1 a través de R2 y el transistor.

Una vez iniciada la descarga del condensador, desendientdo por debajo de 2/3Vcc la salida del comparador A cambiara a un nivel bajo y al llegar a 1/3Vcc la salida del comparador B  cambiara a un nivel alto, en consecuencia la salida de Q estará en un  nivel bajo manteniendo el transistor bloqueado, repitiéndose el ciclo nuevamente.

• Funcionamiento basico del 555
• Funcionamiento como monoestable

555 monoestable

Para lograr que el temporizador 555 funcione como monoestable no redisparable, utilizaremos una resistencia y un condensador externo según muestra la figura, el ancho del pulso de salida se determina mediante la constante del tiempo, la cual se calcula en función de R1 y C1 que se indica en la siguiente formula 

tw=1.1R1xC1

La entrada  de tensión de control no se usa y para evitar ruido que pudiera afectar el  nivel umbral de disparo se desacopla con un condensador C2.

El tiempo inicial antes del disparo la salida esta a nivel bajo y el transitor Q1 conduce teniéndose a C1 descargado. Al aplicar un impulso de disparo negativo en el instante t0 la salida pasa a nivel alto y el transistor de descarga se bloquea permitiendo al condensador C1 comenzar a cargarse a través de R1. Cuando C1 se ha cargado hasta 1/3 de Vcc la salida pasa de nuevo a nivel bajo en T1 y Q1 entra en conducción inmediatamente descargándose C1. La velocidad de carga de C1 determina cuánto tiempo va estar de salida en alta.

555

El temporizador 555 es un dispositivo muy utilizado, este puede ser configurado de dos maneras distintas como multivibrador monoestable o como multivibrador a estable (oscilador). En la siguiente imagen mostraremos los componentes internos del temporizador 555 el cual consta de comparadores los cuales tiene una salida en alto cuando la tensión de entrada en el punto positivo es mayor en el punto negativo, en caso contrario la salida estará en un nivel bajo. También tiene un divisor de tensión formado por tres resistencias de 5 K esta proporciona un nivel de disparo de un tercio de voltaje de fuente y un nivel umbral de dos tercios de voltaje de entrada.

Diagrama funcional interno de un temporizador 555

Descripción del temporizador 555

GND ( 1): polo negativo de la alimentación, generalmente se conecta tierra.

• Disparo ( 2): Aquí se establece el inicio del tiempo de retardo, si el 555 es configurado como monostable. Este proceso de disparo ocurre cuando este pin esta puesto a un voltaje por debajo del nivel de 1/3 del voltaje de alimentación. Este pulso debe ser de corta duración, pues si se mantiene bajo por mucho tiempo la salida se quedará en alto hasta que la entrada de disparo pase a alto otra vez.
• Salida ( 3 ): En este pin veremos el resultado de la operación del temporizador, ya sea que esté conectado como monostable, astable u otro. Cuando la salida es alta, el voltaje será el voltaje de alimentación (Vcc) menos 1.7 Voltios. Esta salida se puede obligar a estar en casi 0 voltios con la ayuda de la patilla de reset (normalmente la 4).
• Reset ( 4 ): Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de salida a nivel bajo. Si por algún motivo esta patilla no se utiliza hay que conectarla a Vcc para evitar que el 555 se "resetee".
• Control de voltaje ( 5 ): Cuando el temporizador se utiliza en el modo de controlador de voltaje, el voltaje en esta patilla puede variar casi desde Vcc (en la práctica como Vcc -1 voltio) hasta casi 0 V (aprox. 2 Voltios). Así es posible modificar los tiempos en que la salida está en alto o en bajo independiente del diseño (establecido por los resistores y condensadores conectados externamente al 555). El voltaje aplicado a la patilla de control de voltaje puede variar entre un 45 y un 90 % de Vcc en la configuración monostable. Cuando se utiliza la configuración astable, el voltaje puede variar desde 1.7 voltios hasta Vcc. Modificando el voltaje en esta patilla en la configuración astable causará la frecuencia original del astable sea modulada en frecuencia (FM). Si esta patilla no se utiliza, se recomienda ponerle un condensador de 0.01μF para evitar las interferencias.
• Umbral ( 6 ): Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida a nivel bajo.
• Descarga ( 7 ): Utilizado para descargar con efectividad el condensador externo utilizado por el temporizador para su funcionamiento.
• Vcc, alimentación ( 8 ): Es el pin donde se conecta el voltaje de alimentación que puede variar de 4.5 voltios hasta 18 voltios (máximo). 

El temporizador 555 es un circuito integrado extremadamente versátil que puede utilizarse para construir un montón de circuitos diferentes. Usted puede utilizar el 555 efectivamente sin entender la función de cada pin en detalle.

Con frecuencia, el 555 se utiliza en astable el modo de generar una serie continua de pulsos, pero también se puede usar el 555 para hacer un one-shot o monoestable circuito. El 555 puede fuente o sumidero 200mA de corriente de salida, y es capaz de conducir amplia gama de dispositivos de salida.

• Funcionamiento como monoestable
• Funcionamiento como astable

Flip flop maestro esclavo

Los flip flops maestro-esclavo son construidos a partir con dos flip flops, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo a través de la compuerta not puesta a la entrada del clock del segundo flip flop. Los datos  de entrada se transmiten a la salida del  flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. 

Flip flop D

FLIP

TABLA

ECUACION

Q(t+1)=D

Flip flop T

flip flop

tabla

ecuacion

Flip flop J K

flip flop

TABLA

ecuacion

Flip flop S R

flil flop tipo SR

tabla

ECUACION

Flip flop

Los flip flop son dispositivos síncronos de dos estados (estado alto o estado bajo), también conocidos como multivibradores biestables. La salida de estado cambia de manera sincronizada con el pulso de reloj.

Un flip flop de disparo por flanco cambia de estado cambia de estado don el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y solo es sensible a sus entrada solo en esa transición del reloj.

Detector de flancos

Los Flip-Flop son unidades básicas de todos los sistemas secuenciales, existen cuatro tipos: el SR, el JK, el T y el D. Y los últimos tres son implementados a partir del primero.

En los flip flops mostrados los de la parte superior son de flanco negativo y los de la parte inferior son de flanco positivo

• Flip flop SR
• Flip flop JK
• Flip flop T
• Flip flop D
• Flip flop Maestro-Esclavo
• Divisores de frecuencia con flip flop

Latch

El lacht o cerrojo es un dispositivo lógico capaz de almacenar temporalmente dos estados debido a su sistema de realimentación

Lacth S R ( Set Reset)
Existen dos tipos de latch S R, uno con entrada activa en alto que compone de dos compuertas NOR y otro con entrada se activa en bajo, formado por dos compuertas NAND. La salida esta conectada ala entrada de las compuertas, lo cual genera la realimentación  o feedback.

Para e analizis tomaremos el latch  sr con entrada en alto.

Se debe tener en cuenta para el analizáis que existe transitorios a la salida antes del resultado final.

Ecuación característica del LATCH S-R:

ÁLGEBRA DE BOOLE

El álgebra de boole es de suma importancia dentro de los sistemas digitales, pues esta expresa las matemáticas que rigen los sistemas digitales. Por tal motivo resulta indispensable tener conocimientos del álgebra de boole para poder estudiar y analizar los circuitos lógicos que rigen en casi todos los circuitos electrónicos en la actualidad.

En el álgebra de boole tenemos un universo de solo dos valores lógicos “0” cero lógico  y “1” uno lógico.

Para poder entender el álgebra de boole habrá que aclarar algunos términos como variable, complemento y literal.  La variable es un símbolo (que normalmente suele ser una letra mayúscula cursiva) que sirve para representar el valor lógico que puede ser 0 ó 1. Denominamos complemento al valor inverso de la variable y se denota con una línea sobre esta. Un literal es simplemente una variable o su complemento.

Álgebra de boole – suma:

En el álgebra de boole la suma de de dos o más literales  es 1 si todos o al menos uno de los literales es 1. La suma de los literales sera0 si todos los literales son 0. La suma boolena es equivalente a la función OR de los circuitos digitales.

Álgebra de boole – multiplicación.

En el álgebra de boole el producto de dos literales  es igual a 1 si y solo si todas las variables son iguales al literal 1, y el producto es igual a 0 cuando  al menos una de las variables tiene por valor al literal 0. La multiplicación boolena es equivalente a la función AND de los circuitos digitales.

LEYES DEL ÁLGEBRA DE BOOLE

1. Ley conmutativa de la suma: Esta ley establece que el  orden de las variables es indiferente en una suma. 

A + B = B + A

Ademas de que se puede expresar la suma con puertas lógicas OR, como se muestra en el gráfico siguiente

2. Ley conmutativa del producto: En el álgebra de boole esta ley establece que el  orden de las variables es indiferente en una operación de multiplicación. 

A . B = B . A

Ademas de que se puede expresar la suma con puertas lógicas AND, como se muestra en el gráfico siguiente

3. Ley asociativa de la suma: En el álgebra de boole esta ley establece que cuando se realiza la operación de suma entre mas variables el resultado es el mismo independientemente de como se agrupen dichas variables. 

A + (B + C) = (A + B) +C

Ademas de que se puede expresar la suma con dos puertas lógicas OR, como se muestra en el gráfico siguiente

4. Ley asociativa del producto: En el álgebra de boole esta ley establece que cuando se realiza la operación de multiplicación entre mas variables el resultado es el mismo independientemente de como se agrupen dichas variables. 

A . (B . C) = (A . B) . C

Ademas de que se puede expresar la suma con dos puertas lógicas NAND, como se muestra en el gráfico siguiente

5. Ley distributiva: En el álgebra de boole esta ley establece que cuando se realiza la operación de suma entre dos variables el y luego realizar la operación de multiplicación con otra variable el resultado sera el mismo que si se multiplica la tercera variable con cada uno  los sumandos y luego realizar la operación de suma con los resultados del producto. 

A . (B + C) = A . B + A . C

Ademas de que se puede expresar la suma producto con las puertas lógicas OR y AND, como se muestra en el gráfico siguiente

PROPIEDADES DEL ÁLGEBRA DE BOOLE

Ahora enumeraremos 12 reglas  del álgebra de boole  para poder manipular y simplificar las expresiones booleanas, donde se explicaran el modo de obtención de cada regla como también sus representaciones con puertas lógicas.

1. A + 0 = A
2. A + 1 = 1
3. A . 0 = 0
4. A . 1 = A
5. A + A = A
6. A + Ᾱ = 1
7. A . A = A
8. A . Ᾱ = 0
9. 
10. A + A . B = A
11. A + Ᾱ . B = A + B
12. (A + B )(A + C) = A + BC

Ahora representaremos las propiedades del álgebra de boole mediante las puertas lógicas con sus respectivas posibilidades y resultados.

Propiedad 1:  A + 0 = A

Propiedad 2:  A + 1 = 1

Propiedad 3:  A . 0 = 0

Propiedad 4:  A . 1 = A

Propiedad 5:  A + A = A

Propiedad 6:  A + Ᾱ = 1

Propiedad 7:  A . A = A

Propiedad 8   A . Ᾱ = 0

Propiedad 9: 

Propiedad 10: A + A . B = A

Propiedad 11: A + Ᾱ . B = A + B

Propiedad 12: (A + B )(A + C) = A + BC

PUERTAS LÓGICAS DIGITALES BUFFER, NOT, AND, OR, NAND, NOR, OR EXCLUSIVA Y NOR EXCLUSIVA

Las puerta lógica, o compuerta lógica, son  dispositivos  electrónico que realizan función booleana. Suman, multiplican, niegan o afirman, incluyen o excluyen según sus propiedades lógicas.

PUERTA SI O BUFFER SI 

Una puerta lógica  buffer es aquella en la que en su salida muestra el mismo valor lógico de su entrada su uso puede ser para poder incrementar la cantidad de corriente a manejar como también para generar retrasos de señales en circuitos.

PUERTA LÓGICA NOT

La puerta lógica  not realiza la operación de inversión o complemento. El inversor  recibe un valor lógico en su entrada y muestra el opuesto en su salida.

TABLA DE VERDAD

En la compuerta lógica  not cuando se pone en la entrada un nivel ALTO su salida proporciona una salida en BAJO. Cuando a su entrada se coloca un nivel BAJO  su salida entrega un valor en ALTO. Como se muestra en la tabla.

COMPUERTA AND

La compuerta and es una de las compuertas básicas con la que se pueden construir todas las funciones lógicas . las compuertas nand pueden tener de 2 a mas entradas y realizar la multiplicación lógica de todas ellas, mostrando el resultado en su salida.

La compuerta and genera una salida de nivel alto solo cuando todas las entradas están en un nivel alto. Cuando al menos una de las entradas esta en un nivel bajo la salida de la puerta  and estará en un nivel bajo.

La función booleana seria dada por:

Q=A.B

Tabla de verdad de la compuerta AND

La operación lógica de la puerta and se muestra en la tabla de verdad en donde se enumeran todas las posibilidades de entrada con sus correspondientes salidas. Tomar en cuenta que el número de posibles combinaciones de entrada se puede calcular mediante la fórmula.

N=2ⁿ

Donde N es el número de posibles combinaciones y n el numero de variables de entrada

• Para dos variables de entrada             N=2²= 4 combinaciones
• Para tres variables de entrada            N=2³= 8 combinaciones
• Para cuatro variables de entrada        N=2⁴= 16 combinaciones

PUERTA OR

La puerta or es también una de las puertas básicas con la que se construyen funciones lógicas. Las puertas or pueden tener dos o más entradas  y una salida, para realizar la función lógica llamada suma lógica. Su símbolo es que se muestra en la figura.

Las puertas or generan un valor alto a su salida cuando al menos una de sus entradas esta en nivel alto, por lo que solo mostrara un estado de nivel bajo en su salida cuando todas sus entradas sean de nivel bajo.

La función booleana seria dada por:

Q=A+B

Tabla de verdad de la compuerta  OR

En la siguiente tabla se muestra el funcionamiento lógico de una puerta lógica or con dos entradas.

PUERTA NAND

La puerta nand es un elemento lógico muy utilizado debido a que se puede utilizar como una puerta universal,  pues las puertas nand se pueden combinar para implementar las operaciones de las puertas and, or y el inversor (not).

NAND es la contracción de NOT-AND, lo cual indica que   la salida salida de la puerta nand es la salida complementada (negada) de la puerta lógica and.

La puerta nand  proporciona una salida de nivel bajo cuando todas sus entradas están a un nivel alto. Pero cuando al menos una de las entradas esta en un nivel bajo la salida de la puerta nand estará en un nivel alto

TABLA DE ESTADOS PUERTA NAND

En la siguiente tabla se muestra el funcionamiento lógico de una puerta lógica nand con dos entradas.

PUERTA NOR

La puerta lógica OR, de la misma manera que la NAND, es muy útil ya que también se puede emplear como una puerta lógica universal, por lo cual la puerta lógica NOR se puede usar en combinación para implementar AND, OR y inversor (NOT).

NOR es la contracción de NOT-OR lo cual indica que es la unión de una puerta NOT y una puerta OR donde la salida de la puerta NOR es el complemento de la salida de la puerta OR.

La puerta NOR proporciona una salida de nivel ALTO cuando todas sus entradas están a un nivel BAJO. Pero cuando al menos una de las entradas esta en un nivel  ALTO la salida de la puerta nand estará en un nivel BAJO.

PUERTA OR EXCLUSIVA

La puerta OR proporciona una salida de nivel alto solo cuando  sus entradas están a unos niveles lógicos opuestos. Pero cuando las entradas esta en un niveles +iguales sea nievel bajo o nivel alto la salida de la puerta estará en un nivel bajo.

TABLA DE ESTADOS PUERTA OR exclusiva

En la siguiente tabla se muestra el funcionamiento lógico de una puerta lógica OR exclusiva con dos entradas.

PUERTA NOR EXCLUSIVA

La puerta OR proporciona una salida de nivel bajo solo cuando  sus entradas están a unos niveles lógicos opuestos. Pero cuando las entradas esta en un niveles iguales sea nivel alto o nivel alto la salida de la puerta estará en un nivel bajo.

TABLA DE ESTADOS PUERTA OR exclusiva

En la siguiente tabla se muestra el funcionamiento lógico de una puerta lógica NOR exclusiva con dos entradas.